| Russian | English |
| аппликации схемы продвижения ЦМД | bubble pattern |
| аппликации схемы продвижения ЦМД на элементах типа | pickax bubble propagation pattern |
| аппликации схемы продвижения ЦМД на элементах типа "мотыга" | pickax bubble propagation pattern |
| аппликации схемы продвижения ЦМД с Y-образными элементами | Y-Y bubble propagation pattern |
| аппликации схемы продвижения ЦМД с Т-I-образными элементами | T-bar bubble propagation pattern |
| балансный диод схемы центрирования | centering diode |
| буферизованные логические схемы на полевых транзисторах | bufferized field logic |
| быстродействующие транзисторно-транзисторные логические схемы с барьерами Шотки, изготовленные фирмой Fairchild Semiconductor по улучшенной технологии | Fairchild advanced Schottky TTL |
| Джозефсоновские логические схемы с токовой инжекцией | Josephson current injection logic |
| диод схемы восстановления постоянной составляющей | DC restorer diode |
| диод схемы восстановления постоянной составляющей | DC clamp diode |
| диод схемы стабилизации тока | current-regulator diode |
| диод схемы стабилизации тока | constant-current diode |
| диодно-транзисторные логические схемы на стабилитронах | diode-transistor logic Zener diode |
| добавочный конденсатор схемы растягивания диапазона | bandspreader (настройки) |
| электрический дроссель схемы контроля уровня несущей в ответвлении | carrier tap transmission choke coil (линии ВЧ-связи) |
| электрический дроссель схемы развязки по несущей | carrier isolating choke coil (в линии ВЧ-связи) |
| электрический дроссель схемы развязки по несущей в ответвлении | carrier tap choke coil (линии ВЧ-связи) |
| ДТЛ-схемы со стабилитронами | dtl zener diode |
| задание способа представления и схемы размещения данных на носителе | formatting (в памяти и др.) |
| задающий генератор схемы синхронизации | regulator |
| задающий генератор схемы синхронизации | roaster clock |
| изменение способа представления и схемы размещения данных на носителе | reformatting (в памяти и др.) |
| изменение схемы размещения | recast |
| изменение схемы расположения | recast |
| изменять способ представления и схемы размещения данных на носителе | reformat (в памяти и др.) |
| изопланарные интегральные логические схемы с инжекционным питанием | isoplanar integrated injection logic |
| инжекционные логические схемы с перехватом тока | current-hogging logic |
| интегральные логические схемы с инжекционным питанием | I2L circuitry |
| интегральные логические схемы с инжекционным питанием | integrated injection logic |
| испытания логической схемы системы обеспечения безопасности на твёрдотельных элементах | solid-state safety logic assembly test |
| как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор | Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор | Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| катушка индуктивности схемы высокочастотной коррекции | peaker |
| катушка индуктивности схемы высокочастотной коррекции | peaked |
| катушка схемы задержки | delay coil |
| катушка схемы регулировки частоты цвета | color purity coil |
| кольцевые логические схемы на комплементарных МОП-транзисторах | closed c-mos logic |
| комбинационные схемы с разветвлённым выходом | multiple output combinational circuits (ssn) |
| комплементарные транзисторно-транзисторные логические схемы с барьерами Шотки | complementary constant-current logic |
| комплементарные транзисторно-транзисторные логические схемы с барьерами Шоттки | complementary constant-current logic |
| компонент схемы в таблеточном исполнении | pellet component |
| компонент схемы, изготовленный методом диффузии | diffused component |
| логические выражения для вторичных переменных схемы управления пуском и остановом | state variable equations for the start-up shut-down circuit (ssn) |
| логические выражения для переменных состояния схемы управления пуском и остановом | state variable equations for the start-up shut-down circuit (ssn) |
| логические схемы, выполненные с применением тройной диффузии | triple-diffusion logic |
| логические схемы для сигналов высокого уровня | high-level logic |
| логические схемы для сигналов низкого уровня | low-level logic |
| логические схемы на арсениде галлия | gallium-arsenide logic |
| логические схемы на границах магнитных доменов | magnetic domain-wall logic |
| логические схемы на дополняющих МОП транзисторах | closed complementary MOS logic |
| логические схемы на дополняющих транзисторах | complementary-transistor logic |
| логические схемы на многоэмиттерных транзисторах | multiemitter-transistor logic |
| логические схемы на одиночных быстрых квантах магнитного потока | RSFQ logic |
| логические схемы на переходах Джозефсона | Josephson-junction logic |
| логические схемы на переходах Джозефсона | Josephson logic |
| логические схемы на ПЗС | ccd logic |
| логические схемы на ПМД | domain-tip-propagation logic |
| логические схемы на полевых транзисторах | FET logic (ssn) |
| логические схемы на полевых транзисторах | field-effect transistor logic |
| логические схемы на полевых транзисторах, работающие в режиме обеднения | depletion-mode FET logic |
| логические схемы на полевых транзисторах, работающие в режиме обеднения | buffered-FET logic |
| логические схемы на полевых транзисторах с барьерами Шотки | Schottky |
| логические схемы на полевых транзисторах с диодами Шоттки | Schottky-diode FET logic |
| логические схемы на полевых транзисторах с непосредственными | direct-coupled field-effect transistor logic |
| логические схемы на полевых транзисторах с непосредственными связями | direct-coupled field-effect-transistor logic |
| логические схемы на полевых транзисторах с ёмкостной связью | capacitor-coupled fet logic |
| логические схемы на сердечниках | core logic |
| логические схемы на транзисторах и туннельных диодах | tunnel-diode transistor logic |
| логические схемы на транзисторах со статической индукцией | static-induction transistor logic |
| логические схемы на ферритовых сердечниках | core logic (ssn) |
| логические схемы на четвёрках транзисторов с параллельно-последовательным | quadded logic |
| логические схемы на четвёрках транзисторов с параллельно-последовательным включением | quadded logic (ssn) |
| логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ | Reed-Müller logic |
| логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ | Reed-Muller logic (ssn) |
| логические схемы на элементах с переменным порогом | variable-threshold logic |
| логические схемы обработки информации | processing logic |
| логические схемы последовательного действия | sequential logic |
| логические схемы, работающие в асинхронном режиме | asynchronous logic |
| логические схемы, работающие в синхронном режиме | synchronous logic |
| логические схемы, работающие в синхронном режиме | sampling-type logic |
| логические схемы с буферными полевыми транзисторами | buffered FET logic (ssn) |
| логические схемы с буферными усилительными элементами | buffered logic |
| логические схемы с внутренней синхронизацией – асинхронный подход | self-timed logic – an asynchronous technique (ssn) |
| логические схемы с внутренней синхронизацией асинхронный подход | self-timed logic an asynchronous technique (ssn) |
| логические схемы с высоким пороговым напряжением фирмы Моторола | Motorola high-threshold logic |
| логические схемы с высокой плотностью упаковки | dense logic |
| логические схемы с высокой плотностью упаковки | tightly-packed logic |
| логические схемы с высокой помехоустойчивостью | high-noise immunity logic |
| логические схемы с "защёлками" | latching logic (ssn) |
| логические схемы с инжекционным питанием | injection logic |
| логические схемы с инжекционным питанием | current-merged logic |
| логические схемы с инжекционным питанием на вертикальных | vertical injection logic |
| логические схемы с коллекторными связями | collector-coupled logic |
| логические схемы с низким пороговым напряжением | low-threshold logic |
| логические схемы с отдачей тока | current-sourcing logic |
| логические схемы с передачей информации уровнями напряжения | voltage-stage logic (ssn) |
| логические схемы с переносом электронов | transferred electron logic device |
| логические схемы с питанием по подложке | substrate feed logic |
| логические схемы с питанием через подложку | substrate fed logic |
| логические схемы с потреблением тока | current-sinking logic |
| логические схемы с предсказанием переносов | look-ahead carry logic |
| логические схемы с сохранением переноса | save-carry logic |
| логические схемы с токовой инжекцией | current-injection logic |
| логические схемы с тремя устойчивыми состояниями | three-state logic |
| логические схемы с временным увеличением тока | current-sourcing logic |
| логические схемы с фиксацией состояния | latching logic (ssn) |
| логические схемы с фиксированным монтажом | hard-wired logic |
| логические схемы с эмиттерной связью по току | emitter-coupled current-steering logic |
| логические схемы с эмиттерно-эмиттерными связями | emitter-emitter coupled logic |
| логические схемы с эмиттерными связями фирмы "Моторола" | Motorola emitter-coupled logic |
| логические схемы на полевых транзисторах с барьерами Шотки серии ALS | advanced low-power Schottky |
| логические схемы со связанными базами транзисторов | base coupled logic |
| логические схемы со скрытыми нагрузочными транзисторами | buried-load logic |
| логические схемы типа GTL | Gunning transceiver logic (по имени разработчика-William Gunning, фирма Fairchild) |
| логические схемы фирмы Rambus для оперативной динамической память типа RDRAM | Rambus signaling logic |
| логические схемы фирмы Rambus для памяти типа RDRAM | Rambus signaling logic |
| магнит схемы возбуждения | field magnet |
| метод переноса рисунка схемы на ПП, в котором используется техника термомагнитографии | cirtrak (разработка фирмы Du Pont, США) |
| напряжение на выходе схемы дифференцирования | derivative voltage |
| некоторые схемы включения сигнализации | some alarm-triggering circuits (ssn) |
| описание схемы работы АСУ PACiS | PACiS overall functional description (Komron) |
| параллельный резонансный контур схемы режекции | absorption trap |
| перегрузка электронной схемы сильным сигналом | paralysis |
| переключатель схемы шумоподавления при смене грампластинок | muting switch (в проигрывателе-автомате) |
| пересечение межсоединений печатной схемы со стеклянной изоляцией | printed glass crossover |
| пересечение разводок печатной схемы со стеклянной изоляцией | printed glass crossover |
| подсоединение внутренних точек схемы к внешним выводам | connecting internal nodes to primary outputs (ssn) |
| получение схемы с минимальным количеством вентилей | design with minimum logic (ssn) |
| порог срабатывания схемы автоматической регулировки громкости | threshold point |
| порог срабатывания схемы автоматической регулировки громкости | onset point |
| построение схемы на основе булева выражения в КНФ | drawing a circuit from a maxterm boolean expression (ssn) |
| построение схемы на основе булева выражения в конъюнктивной нормальной форме | drawing a circuit from a maxterm boolean expression (ssn) |
| пример схемы одновибратора | monostable circuit example (ssn) |
| провод, соединяющий две схемы на противоположных сторонах платы | feedthrough |
| регулятор динамического диапазона схемы бесшумной настройки | squelch range adjuster |
| резонансный контур схемы режекции | wave trap |
| самосовмещённые логические схемы со сверхинжекционным питанием | self-aligned superinjection logic |
| совместимые логические схемы с временным снижением тока | compatible current-sinking logic (ssn) |
| совместимые логические схемы с временным снижением тока | compatible current-sinking logic |
| совместимые логические схемы со снижением тока | compatible current-sinking logic (ssn) |
| строение схемы с предсказуемой задержкой провода | circuit fabrics with predictable wire delay (ssn) |
| схемы детектирования | sense circuitry |
| электронные схемы для компьютерной техники | computer circuits |
| схемы для хранения встроенных программ | firmware circuitry (в ПЗУ) |
| схемы источников питания | power supply circuits (ssn) |
| схемы линейных источников питания | linear power supply circuits (ssn) |
| схемы обнаружения | sense circuitry |
| схемы обновления изображения | refresh circuitry (на экране дисплея) |
| схемы одновибраторов без перезапуска | nonretriggerable one-shot circuits (ssn) |
| схемы последовательного действия | sequential circuits (ssn) |
| схемы, реализованные на уровне кристалла или даже печатной платы | chip or even board level circuits (ssn) |
| схемы регенерации | refresh circuitry (динамической памяти) |
| схемы, связанные с бортовым оборудованием ракеты | countdown circuits |
| схемы, связанные с бортовым оборудованием ракеты через отрывной кабель | countdown circuits |
| схемы считывания | sense circuitry |
| схемы теплового потока | heat flow diagrams |
| схемы, управляемые временем | clock-driven circuits (синхронные ssn) |
| схемы, управляемые событиями | event-driven circuits (асинхронные ssn) |
| схемы ускоренного переноса | fast carry chains (ssn) |
| температурный градиент шумовой эквивалентной схемы фотоприёмника | NETD (qwarty) |
| точка работающей электронной схемы с максимальной температурой | hot spot |
| транзисторно- транзисторные логические схемы с барьерами Шоттки | Schottky transistor-transistor logic |
| транзисторно- транзисторные логические схемы с барьерами Шоттки | Schottky transistor logic |
| транзисторно-транзисторные схемы с барьерами Шотки | Schottky transistor-transistor logic |
| транзисторные логические схемы, выполненные на подложке, сильно легированной золотом | gold transistor logic |
| транзисторные логические схемы с барьерами Шоттки | Schottky transistor-transistor logic |
| транзисторные логические схемы с барьерами Шоттки | Schottky transistor logic |
| транзисторные логические схемы с диодами Шоттки | Schottky transistor logic |
| транзисторные логические схемы с непосредственными связями | DCTL (direct-coupled transistor logic; ТЛНС-схемы ) |
| ТТЛ схемы с диодами Шоттки | Schottky transistor-transistor logic |
| улучшенные ТТЛ-схемы с барьером Шоттки фирмы Fairchild | Fairchild advanced Schottky TTL |
| управление динамическим диапазоном схемы с учётом показаний индикатора уровня | ride gain |
| усилитель схемы синхронного детектирования | lock-in amplifier |
| усовершенствованные логические схемы с малым энергопотреблением на полевых транзисторах с барьерами Шотки, логические схемы на полевых транзисторах с барьерами Шотки серии ALS | advanced low-power Schottky (ssn) |
| активный фильтр схемы селекции параметров состояния | state-variable filter |
| цифровые суммирующие логические схемы на пороговых элементах | DSTL |
| электронные схемы на ПЗС типа "пожарная цепочка" | bucket-brigade electronics |
| электронные схемы на ПЗС типа пожарная цепочка | bucket-brigade electronics |
| электронные схемы с использованием поляризованных по спину электронов | spin electronics |
| электронные схемы с нанометровыми размерами элементов | nanoelectronics |
| электронные схемы с наносекундным быстродействием | nanoelectronics |
| элемент схемы продвижения ЦМД | propagation element |
| эти правила представляют собой лишь рекомендации и не могут гарантировать получение схемы с минимальным количеством вентилей | these rules are only suggestions and cannot guarantee a design with minimum logic (см. The Essence of Digital Design Essence of Engineering by Barry Wilkinson 1998) |
