время запрета(в тристабильных логических схемах – временной интервал между определёнными опорными точками (reference point) входного и выходного сигналов напряжения, когда тристабильный выход меняет своё состояние, переходит из любого активного состояния (высокого или низкого уровня) в высокоимпедансное (выключённое) состояние ssn)
время разрешения срабатывания(в тристабильных логических схемах – временной интервал между определёнными опорными точками входного и выходного сигналов напряжения, когда тристабильный выход меняет своё состояние, переходит из высокоимпедансного (выключенного) состояния в любое активное состояние (высокого или низкого уровня) ssn)