| Russian | English |
| Асинхронные сигналы можно синхронизировать, детектируя события и вводя в поток данных, синхронизированный с локальным тактовым сигналом, периоды ожидания | Although it is possible to synchronize asynchronous signals by detecting events and introducing latencies into a data stream synchronized to a local clock (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| более высокая тактовая частота | higher clock frequency (ssn) |
| Большая часть цифровых систем – принципиально синхронные, т.е. почти все сигналы меняют свои состояния синхронно с изменениями уровней тактовых импульсов | Most digital systems are principally synchronous in their operation in that most of the signals will change states in synchronism with the clock transitions (см. Digital Systems: Principles and Applications 8th Edition by Ronald J. Tocci, Neal S. Widmer 2001 ssn) |
| буфер тактовых импульсов, устройство временного хранения тактовых сигналов | clock buffer (maxxsh) |
| буфер-разветвитель тактовых импульсов | Clock Fanout Buffer (Maxim Sh) |
| виртуальные тактовые сигналы | virtual clock (ssn) |
| влияние пространственных изменений тактового сигнала | impact of spatial variations of the clock signal (ssn) |
| внутрикристальная генерация тактовых сигналов | on-chip clock generation (ssn) |
| внутрикристальная генерация тактовых сигналов с использованием обратной связи | on-chip clock generation using feedback (ssn) |
| восстановление тактовой синхронизации символов | clock recovery |
| восстановление тактовой синхронизации символов | symbol-timing recovery |
| восстановление тактовой синхронизации символов | bit-timing recovery |
| восстановление тактовой частоты | reclocking (october) |
| временные колебания тактового сигнала | temporal variations of the clock signal (именуемые дрожанием тактовых импульсов (clock jitter) ssn) |
| время нарастания тактового сигнала | clock transition time (ssn) |
| время нахождения тактовых импульсов на высоком и низком уровнях | clock low and high times (ssn) |
| время нахождения тактовых импульсов на высоком и низком уровнях | clock pulse high and low times (ssn) |
| время прибытия перехода тактового сигнала | arrival time of a clock transition (ssn) |
| время прибытия перехода тактового сигнала в интегральную схему | arrival time of a clock transition on an integrated circuit (ssn) |
| входной тактовый сигнал | clock pulse input |
| высокочастотный тактовый сигнал | high frequency clock (ssn) |
| генератор главных синхронизирующих или тактовых импульсов | roaster clock |
| генератор главных тактовых импульсов | roaster clock |
| генератор тактовых импульсов | sync-pulse generator |
| генератор тактовых импульсов управления напряжением | voltage-controlled impulse generator |
| генерация тактового сигнала | generation of the clock signal (ssn) |
| генерация тактового сигнала | clock-signal generation (ssn) |
| генерация тактовых импульсов | clock generation (ssn) |
| генерация тактовых сигналов | clock generation (ssn) |
| генерация тактовых сигналов | generation of the clock signals (ssn) |
| датчик тактовых импульсов | clock multivibrator (ssn) |
| двойная тактовая черта | double barline |
| длительность последовательных тактов может увеличиваться или уменьшаться | clock period can reduce or expand on a cycle-by-cycle basis (ssn) |
| дополнительный тактовый вход | added CLK input (ssn) |
| дополнительный тактовый вход | added clock input (ssn) |
| другое достоинство заключается в том, что прямой счётчик заведомо допускает более высокую тактовую частоту благодаря простоте своей логики | A further advantage is that the simpler logic circuitry of an up-counter inherently permits a higher clock frequency |
| жирная тактовая черта | final barline |
| заключительная тактовая черта | final barline |
| Заметьте, что эти временные величины измеряются между серединами фронтов тактового сигнала | Note that these time values are measured between the halfway points on the signal transitions (ssn) |
| идеальный тактовый сигнал | perfect clock (ssn) |
| Идеальным тактовым сигналом называется периодический сигнал, одновременно активизирующий различные запоминающие элементы кристалла | A perfect clock is defined as perfectly periodic signal that is simultaneous triggered at various memory elements on the chip (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| известная фиксированная разность фаз с локальным тактовым сигналом | known fixed phase offset with respect to the local clock (ssn) |
| извлечение из потока данных тактовой частоты | deriving clock from the data sequence (ssn) |
| изменение уровня тактового импульса | clock transition (ssn) |
| изменение уровня тактового сигнала | clock transition (ssn) |
| изменения уровней тактовых импульсов | clock transitions (ssn) |
| изменения уровней тактовых сигналов | clock transitions (ssn) |
| источник тактовых сигналов уровня мм | mm stratum clock source (ssn) |
| как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор | Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор | Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| количество тактов ожидания процессора | wait state (напр. при взаимодействии с недостаточно быстродействующей памятью) |
| количество тактов ожидания процессора при записи | memory write wait states (в память) |
| количество тактов ожидания процессора при прямом доступе к памяти | DMA wait states |
| количество тактов ожидания процессора при считывании | memory read wait states (из памяти) |
| компьютер, работающий в режиме без тактов ожидания | zero wait state computer |
| компьютер с отсутствием тактов ожидания | zero wait state computer |
| локальный тактовый сигнал | local clock (ssn) |
| между двумя областями с различными тактовыми сигналами | between two different clock domains (ssn) |
| Мезохронным называется сигнал, который имеет ту же частоту, что и локальный тактовый сигнал, но сдвиг фаз которого относительно этого сигнала неизвестен | A mesochronous signal is one that has the same frequency but an unknown phase offset with respect to the local clock (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| нарастание тактового импульса | clock transition (ssn) |
| нарастание тактового сигнала | clock transition (ssn) |
| независимые кварцевые генераторы тактовых импульсов | independent clocks generated from separate crystal oscillators (ssn) |
| неизвестная разность фаз с тактовым сигналом принимающего модуля | unknown phase relationship to the clock of the receiving module (ssn) |
| неопределённость тактовых сигналов | clock uncertainty (ssn) |
| неполные тактовые импульсы | partial clock pulses (ssn) |
| неполный тактовый импульс | partial clock pulse (ssn) |
| области с различными тактовыми сигналами | different clock domains (ssn) |
| общий тактовый вход CLK | common CLK input (ssn) |
| основы внутрикристальной генерации тактовых сигналов с использованием обратной связи | fundamentals of on-chip clock generation using feedback (ssn) |
| отсутствие сбоев в тактовой синхронизации | clock integrity |
| отсутствие тактов ожидания | zero wait state |
| перекрывающиеся тактовые импульсы | overlapping clocks |
| период повторения тактовых или синхронизирующих импульсов | clock cycle |
| Плезиохронный сигнал имеет частоту, номинально совпадающую с частотой локального тактового сигнала, но всё же немного отличающуюся | A plesiochronous signal is one that has nominally the same, but slightly different frequency as the local clock (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| подход, нечувствительный к расфазировке тактовых сигналов | clock-skew insensitive approach (ssn) |
| положительный фронт тактового импульса | leading edge of the clock pulse (ssn) |
| последовательность тактов | timing sequence |
| поток данных, синхронизированный с локальным тактовым сигналом | data stream synchronized to a local clock (ssn) |
| потребность в распределяемых глобально тактовых сигналах | need for globally-distributed clocks (ssn) |
| появление неполных тактовых импульсов | appearance of partial clock pulses (ssn) |
| проблема неопределённости тактовых сигналов | problem of clock uncertainty (ssn) |
| проверка по тактовой частоте | clock-rate test |
| пространственные изменения тактового сигнала | spatial variations of the clock signal (называемые расфазировкой синхронизирующих импульсов (clock skew) ssn) |
| пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему | spatial variation in arrival time of a clock transition on an integrated circuit (ssn) |
| Пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему принято называть расфазировкой тактовых импульсов | the spatial variation in arrival time of a clock transition on an integrated circuit is commonly referred to as clock skew (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| разность фаз между полученным сигналом и локальным тактовым сигналом | phase difference between the received signal and the local clock (ssn) |
| разрешающий сигнал для генератора тактовых импульсов | clock enable (ssn) |
| разрешающий сигнал для тактового генератора | clock enable (ssn) |
| распределитель тактовых импульсов | timing-pulse distributor |
| распределяемые глобально тактовые сигналы | globally-distributed clocks (ssn) |
| расфазировка тактовых сигналов | clock-skew (ssn) |
| расхождение тактовых импульсов | clock stagger |
| режим работы без тактов ожидания | zero wait state |
| сдвинутые тактовые импульсы | time-delayed clock |
| сдвоенный JK-триггер, управляемый по отрицательному фронту тактового сигнала | dual negative-edge-triggered J-K flip-flop (ssn) |
| сдвоенный JK-триггер, управляемый по отрицательному фронту тактового сигнала и содержащий асинхронные входы для предварительной установки и сброса | dual negative-edge-triggered J-K flip-flop with preset and clear capabilities (ssn) |
| середины фронтов тактового сигнала | halfway points on the signal transitions (ssn) |
| Сигналы в цифровых системах можно классифицировать в зависимости от их связи с локальным тактовым сигналом | in digital systems, signals can be classified depending on how they are related to a local clock (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору | Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| синусоидальный тактовый генератор | sine wave clock (ssn) |
| Синхронным называется сигнал, имеющий точно такую же частоту, как и локальный тактовый сигнал, и сохраняющий известную фиксированную разность фаз с этим сигналом | A synchronous signal is one that has the exact same frequency, and a known fixed phase offset with respect to the local clock (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| системные тактовые сигналы | system clock (ssn) |
| системный тактовый генератор | clock |
| стробируемые тактовые импульсы | time-gated clock |
| Такой сценарий легко может реализоваться в случае, когда два взаимодействующих модуля имеют независимые кварцевые генераторы тактовых импульсов | this scenario can easily arise when two interacting modules have independent clocks generated from separate crystal oscillators (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| тактовая дорожка | timing track |
| тактовая дорожка | reference track |
| тактовая частота | toggle frequency |
| тактовая частота | clocking rate |
| тактовая черта | barline (нотного стана) |
| тактовое напряжение | clock voltage |
| тактовые импульсы | timing clock |
| тактовые частоты | clock frequencies (ssn) |
| тактовые частоты передающего и принимающего модулей | clock frequencies from the originating and receiving modules (ssn) |
| тактовый вход | CLK input (ssn) |
| тактовый вход | clock pulse input |
| тактовый вход | clock input (триггера) |
| тактовый вход CLK | CLK input (ssn) |
| тактовый вывод | clock pin (ssn) |
| тактовый генератор | oscillator (в составе АЦП, к примеру meancatcher) |
| тактовый импульс | clocking (ssn) |
| тактовый импульс | clock (ssn) |
| тактовый импульс отрицательной формы | negative-going sync pulse |
| тактовый сигнал | serial clock (Рустам С.) |
| тактовый сигнал принимающего | receiving clock (модуля ssn) |
| тактовый сигнал принимающего модуля | clock of the receiving module (ssn) |
| Требуемые функциональные возможности обеспечиваются путём наложения определённых строгих условий на генерацию тактовых сигналов и их доставку к запоминающим элементам, расположенным по всему кристаллу | Functionality is ensured by imposing some strict constraints on the generation of the clock signals and their distribution to the memory elements distributed over the chip (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| JK-триггер, который управляется по отрицательному фронту тактового импульса | J-K FF that responds to a NGT on its clock input (ssn) |
| D-триггер, реагирующий на положительный фронт тактового импульса | D-type flip-flop triggering on the leading edge of the clock pulse (ssn) |
| D-триггер с асинхронными входами, управляемый по положительному фронту тактового импульса | positive-edge-triggered D flip-flop with asynchronous inputs (ssn) |
| триггер, управляемый задним фронтом тактового импульса | falling-edge triggered bistable (ssn) |
| триггер, управляемый задним фронтом тактового импульса | falling-edge triggered flip-flop (ssn) |
| триггер, управляемый передним фронтом тактового импульса | rising-edge triggered bistable (ssn) |
| триггер, управляемый передним фронтом тактового импульса | rising-edge triggered flip-flop (ssn) |
| триггер, управляемый по заднему фронту тактового импульса | falling-edge triggered bistable (ssn) |
| триггер, управляемый по заднему фронту тактового импульса | falling-edge triggered flip-flop (ssn) |
| JK-триггер, управляемый по отрицательному фронту тактового сигнала | negative-edge-triggered J-K flip-flop (ssn) |
| триггер, управляемый по переднему фронту тактового импульса | rising-edge triggered flip-flop (ssn) |
| триггер, управляемый по переднему фронту тактового импульса | rising-edge triggered bistable (ssn) |
| D-триггер, управляемый по положительному фронту тактового импульса | positive-edge-triggered D flip-flop (ssn) |
| D-триггер, управляемый по положительному фронту тактового сигнала | positive-edge-triggered D flip-flop (ssn) |
| D-триггер, управляемый по фронту тактового импульса | edge-triggered D flip-flop (ssn) |
| D-триггер, управляемый по фронту тактового сигнала | edge-triggered D flip-flop (ssn) |
| JK-триггер, управляемый по фронту тактового сигнала | edge-triggered J-K flip-flop (ssn) |
| преднамеренное аппаратное или программное увеличение тактовой частоты устройства по сравнению с номинальной | overclocking |
| преднамеренное аппаратное или программное увеличение тактовой частоты процессора по сравнению с номинальной | processor overclocking |
| умножитель тактовой частоты | clock multiplier (ssn) |
| управление задним фронтом тактового импульса | falling-edge triggering (ssn) |
| управление передним фронтом тактового импульса | rising-edge triggering (ssn) |
| управление по заднему фронту тактового импульса | falling-edge triggering (ssn) |
| управление по переднему фронту тактового импульса | rising-edge triggering (ssn) |
| Управляемые фронтом тактового импульса триггеры синхронные триггеры – это универсальные устройства, которые можно использовать для решения самых разнообразных задач, включая вычисления, хранение двоичной информации, передачу данных в двоичной форме и многие другие | Edge-triggered clocked flip-flops are versatile devices that can be used in a wide variety of applications including counting, storing of binary data, transferring binary data, and many more (см. Digital Systems: Principles and Applications 8th Edition by Ronald J. Tocci, Neal S. Widmer 2001 ssn) |
| управляемый по отрицательному фронту тактового сигнала | negative-edge-triggered (ssn) |
| управляемый фронтом тактового импульса | edge-triggered (ssn) |
| управляемый фронтом тактового импульса триггер | edge-triggered flip-flop (синхронный триггер ssn) |
| управляемый фронтом тактового сигнала | edge-triggered (ssn) |
| уровень тактовых сигналов | clock level (ssn) |
| формирователь тактовых импульсов | timing pulse former |
| фронт тактового импульса | edge of the clock pulse (ssn) |
| четыре D-триггера, имеющих общий тактовый вход CLK и общий вход сброса CLR | four D flip-flops that share a common CLK input and a common CLR input (ssn) |
