English | Russian |
as an example, let's reconsider the circuit in which a debouncer flip-flop gated a pulse train | ещё раз рассмотрим в качестве примера схему, в которой триггер подавителя дребезга разрешает прохождение последовательности импульсов (см. The Art of Electronics by Horowitz & Hill 2015) |
bring something in circuit | вводить что-либо в цепь |
bring in circuit | включать в цепь (без конкретизации цепи) |
bring in circuit | вводить в цепь (без конкретизации цепи) |
bring in the e.g., field circuit | включать в цепь (конкретная цепь; без конкретизации цепи) |
bring in the e.g., field circuit | вводить в цепь (конкретная цепь; без конкретизации цепи) |
circuit in which a debouncer flip-flop gated a pulse train | схема, в которой триггер подавителя дребезга разрешает прохождение последовательности импульсов (ssn) |
cross talk in dynamic circuits | перекрёстные помехи в динамических цепях (ssn) |
current in the short-circuit | ток в месте замыкания |
dual in-line integrated circuit | ИС в DIP-корпусе |
dual-in-line integrated circuit | ИС в DIP-корпусе |
dual-in-line integrated circuit | ИС в плоском корпусе с двухрядным расположением |
dual-in-line integrated circuit | ИС в плоском корпусе с двухрядным расположением выводов (перпендикулярных плоскости корпуса) |
Electronic timers and time-delay circuits can be triggered in a lot of different ways | Электронные реле времени и времязадающие устройства могут включаться самыми различными способами (ssn) |
fan-in circuit | схема объединения по входу вентилятора |
fan-in circuit | схема объединения по входу |
in circuit | в цепи |
in previous Chapters, we have pointed out the growing impact of interconnect parasitics on all design metrics of digital integrated circuits | в предыдущих главах мы отмечали растущее влияние паразитных явлений межсоединений на все метрики проектирования дизайна цифровых интегральных схем (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
in-circuit approach | схемный подход |
in-circuit board tester | внутрисхемный тестер для проверки ПП |
In-Circuit Debugger | стендовый отладчик, внутрисхемный отладчик (maxxsh) |
in-circuit emulation | схемная эмуляция |
in-circuit emulator | схемный эмулятор |
in-circuit reconfigurable | с возможностью динамического внутрисхемного переконфигурирования |
in-circuit reconfigurable | динамически внутрисхемно переконфигурируемый |
in-circuit reconfigurable | с возможностью динамического внутрисхемного конфигурирования |
in-circuit reconfigurable | динамически внутрисхемно конфигурируемый |
in-circuit test | внутрисхемный контроль |
in-circuit tester | стендовый тестер |
in-circuit tester | внутрисхемный испытатель |
issues in digital integrated circuit design | главное в проектировании цифровых интегральных схем (ssn) |
LFA in the integrated circuit | УНЧ в интегральном исполнении (ssn) |
LFA in the integrated circuit | усилитель низкой частоты в интегральном исполнении (ssn) |
losses in return circuit with unsymmetrical load | потери в обратной цепи с неравномерной нагрузкой |
losses in return circuit with unsymmetrical load | потери в обратной цепи с несимметричной нагрузкой |
losses in return circuit with un-uniform load | потери в обратной цепи с неравномерной нагрузкой |
losses in return circuit with un-uniform load | потери в обратной цепи с несимметричной нагрузкой |
magnetic leakage in secondary circuit | магнитное рассеяние вторичной цепи |
potential timing problem in FF circuits | потенциальные проблемы согласования по времени в схемах с триггерами (ssn) |
put in circuit | включать в цепь |
short-circuit capability in MVA | мощность КЗ в МВА |
spatial variation in arrival time of a clock transition on an integrated circuit | пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему (ssn) |
the spatial variation in arrival time of a clock transition on an integrated circuit is commonly referred to as clock skew | Пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему принято называть расфазировкой тактовых импульсов (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
tie in with the main circuit | соединяться с сетью |
timing issues in digital circuits | синхронизация в цифровых схемах (ssn) |
Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |