Sign in
|
English
|
Terms of Use
Dictionary
Forum
Contacts
English
⇄
Russian
Terms
for subject
Electronics
containing
in time to
|
all forms
English
Russian
delay time in going from high to low
величина задержки распространения сигнала при переходе сигнала от высокого уровня к низкому
(
ssn
)
delay time in going from high to low
время задержки распространения сигнала при его переходе от высокого уровня к низкому
(
ssn
)
delay time in going from high to low
время задержки распространения сигнала при переходе сигнала от высокого уровня к низкому
(
ssn
)
delay time in going from high to low
величина задержки распространения сигнала при его переходе от высокого уровня к низкому
(
ssn
)
delay time in going from high to low state
величина задержки распространения сигнала при его переходе от состояния высокого уровня к состоянию низкого уровня
(
ssn
)
delay time in going from high to low state
время задержки распространения сигнала при переходе сигнала из состояния высокого уровня в состояние низкого уровня
(
ssn
)
delay time in going from high to low state
время задержки распространения сигнала при его переходе от состояния высокого уровня к состоянию низкого уровня
(
ssn
)
delay time in going from high to low state
величина задержки распространения сигнала при переходе сигнала из состояния высокого уровня в состояние низкого уровня
(
ssn
)
delay time in going from logical 1 to logical 0 state
величина задержки распространения сигнала при его переходе от состояния логической единицы к состоянию логического нуля
(
ssn
)
delay time in going from logical 1 to logical 0 state
время задержки распространения сигнала при его переходе от состояния логической 1 к состоянию логического 0
(
ssn
)
delay time in going from logical 1 to logical 0 state
время задержки распространения сигнала при переходе сигнала из состояния логической единицы в состояние логического нуля
(
ssn
)
delay time in going from logical 1 to logical 0 state
время задержки распространения сигнала при переходе сигнала из состояния логической 1 в состояние логического 0
(
ssn
)
delay time in going from logical 0 to logical 1 state
время задержки распространения сигнала при его переходе от состояния логического нуля к состоянию логической единицы
(
ssn
)
delay time in going from logical 0 to logical 1 state
время задержки распространения сигнала при его переходе от состояния логического 0 к состоянию логической 1
(
ssn
)
delay time in going from logical 0 to logical 1 state
время задержки распространения сигнала при переходе сигнала из состояния логического нуля в состояние логической единицы
(
ssn
)
delay time in going from logical 0 to logical 1 state
время задержки распространения сигнала при переходе сигнала из состояния логического 0 в состояние логической 1
(
ssn
)
delay time in going from logical 0 to logical 1 state
величина задержки распространения сигнала при переходе сигнала из состояния логического 0 в состояние логической 1
(
ssn
)
delay time in going from logical 0 to logical 1 state
величина задержки распространения сигнала при переходе сигнала из состояния логического нуля в состояние логической единицы
(
ssn
)
delay time in going from logical 0 to logical 1 state
величина задержки распространения сигнала при его переходе от состояния логического 0 к состоянию логической 1
(
ssn
)
delay time in going from logical 0 to logical 1 state
величина задержки распространения сигнала при его переходе от состояния логического нуля к состоянию логической единицы
(
ssn
)
delay time in going from logical 1 to logical 0 state
величина задержки распространения сигнала при переходе сигнала из состояния логической 1 в состояние логического 0
(
ssn
)
delay time in going from logical 1 to logical 0 state
величина задержки распространения сигнала при переходе сигнала из состояния логической единицы в состояние логического нуля
(
ssn
)
delay time in going from logical 1 to logical 0 state
величина задержки распространения сигнала при его переходе от состояния логической 1 к состоянию логического 0
(
ssn
)
delay time in going from logical 1 to logical 0 state
время задержки распространения сигнала при его переходе от состояния логической единицы к состоянию логического нуля
(
ssn
)
delay time in going from low to high
величина задержки распространения сигнала при переходе сигнала от низкого уровня к высокому
(
ssn
)
delay time in going from low to high
время задержки распространения сигнала при его переходе от низкого уровня к высокому
(
ssn
)
delay time in going from low to high
время задержки распространения сигнала при переходе сигнала от низкого уровня к высокому
(
ssn
)
delay time in going from low to high
величина задержки распространения сигнала при его переходе от низкого уровня к высокому
(
ssn
)
delay time in going from low to high state
время задержки распространения сигнала при переходе сигнала из состояния низкого уровня в состояние высокого уровня
(
ssn
)
delay time in going from low to high state
время задержки распространения сигнала при его переходе от состояния низкого уровня к состоянию высокого уровня
(
ssn
)
delay time in going from low to high state
величина задержки распространения сигнала при его переходе от состояния низкого уровня к состоянию высокого уровня
(
ssn
)
delay time in going from low to high state
величина задержки распространения сигнала при переходе сигнала из состояния низкого уровня в состояние высокого уровня
(
ssn
)
Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock
Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору
(см.
Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey
,
Anantha Chandrakasan
,
Borivoje Nikolić
2003
ssn
)
the spatial variation in arrival time of a clock transition on an integrated circuit is commonly referred to as clock skew
Пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему принято называть расфазировкой тактовых импульсов
(см.
Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey
,
Anantha Chandrakasan
,
Borivoje Nikolić
2003
)
Get short URL