| English | Russian |
| after the falling edge is applied to the input | после снятия импульса на входе (логического элемента ssn) |
| falling edge | отрицательный перепад |
| falling edge is applied to the input | снятие импульса на входе (логического элемента ssn) |
| falling-edge triggered bistable | триггер, управляемый по заднему фронту тактового импульса (ssn) |
| falling-edge triggered bistable | триггер, управляемый задним фронтом тактового импульса (ssn) |
| falling-edge triggered bistable | триггер, тактируемый задним фронтом импульса (ssn) |
| falling-edge triggered flip-flop | триггер, тактируемый задним фронтом импульса (ssn) |
| falling-edge triggered flip-flop | триггер, управляемый по заднему фронту тактового импульса (ssn) |
| falling-edge triggered flip-flop | триггер, управляемый задним фронтом тактового импульса (ssn) |
| falling-edge triggered flip-flop | триггер, тактируемый срезом импульса (ssn) |
| falling-edge triggering | управление задним фронтом тактового импульса (ssn) |
| falling-edge triggering | управление по заднему фронту тактового импульса (ssn) |
| falling-edge triggering | тактирование задним фронтом импульса (ssn) |
| falling-edge triggering | тактирование срезом импульса (напр., триггера ssn) |
| not surprisingly, the output of the gate rises 5 ps after the rising edge is applied to the input, and it falls 8 ps after the falling edge is applied to the input | не удивительно, что напряжение на выходе логического элемента возрастает через 5 пс после приложения к входу фронта импульса, и падает через 8 пс после снятия импульса на входе (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
