English | Russian |
A mesochronous signal is one that has the same frequency but an unknown phase offset with respect to the local clock | Мезохронным называется сигнал, который имеет ту же частоту, что и локальный тактовый сигнал, но сдвиг фаз которого относительно этого сигнала неизвестен (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
A synchronous signal is one that has the exact same frequency, and a known fixed phase offset with respect to the local clock | Синхронным называется сигнал, имеющий точно такую же частоту, как и локальный тактовый сигнал, и сохраняющий известную фиксированную разность фаз с этим сигналом (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
charge stored on a capacitor can be used to represent a logic signal | заряд, хранимый конденсатором, можно использовать для представления логического сигнала (ssn) |
for historical reasons, a rising 0-to-1 delay is often referred to as LH standing for "low-to-high". Correspondingly, a falling 1-to-0 delay may be referred to as HL meaning "high-to-low" | Исторически сложилось так, что задержка фронта импульса при переходе с 0 в 1 часто обозначается как LH сокращённо от low-to-high – от низкого к высокому уровню. Соответственно задержка спада при переходе с 1 в 0 обозначается как HL high-to-low – от высокого к низкому уровню (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
in digital systems, signals can be classified depending on how they are related to a local clock | Сигналы в цифровых системах можно классифицировать в зависимости от их связи с локальным тактовым сигналом (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
not surprisingly, the output of the gate rises 5 ps after the rising edge is applied to the input, and it falls 8 ps after the falling edge is applied to the input | не удивительно, что напряжение на выходе логического элемента возрастает через 5 пс после приложения к входу фронта импульса, и падает через 8 пс после снятия импульса на входе (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
not to be laid flat | не класть горизонтально |
not to be stowed below other cargo | не складывать под другим грузом |
not to be tipped | не наклонять |
not to be tipped | нельзя быть наклонённым |
signal to be sampled | подлежащий дискретизации сигнал (ssn) |
Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock | Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
this approach has the useful property that a stored value remains valid as long as the supply voltage is applied to the circuit, hence the name static | Данный подход полезен тем, что записанное значение хранится до тех пор, пока на схему подаётся напряжение отсюда и название – статическая память (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
Thus, the asynchronous inputs can be used to hold the FF in a particular state for any desired interval | Таким образом, асинхронные входы могут использоваться для удержания триггера в определённом состоянии на протяжении любого требуемого интервала времени (ssn) |